Laporan Akhir 1
1. Jurnal [kembali]
2. Alat dan bahan [kembali]
Alat dan Bahan yang digunakan pada percobaan 1 Flip-Flop :
 |
| Gambar 2.1 Module D'Lorenzo |
 |
| Gambar 2.2 Jumper |
- Panel DL 2203D
- Panel DL 2203S
- Jumper
- Clock
Clock - Logic Probe.
Logic Probe
Logic Probe digunakan untuk menunjukkan hasil output. - Switch SPDT.
Switch SPDT - VCC.
vcc
3. Rangkaian Simulasi [kembali]
 |
| Gambar 2.3 Rangkaian perobaan 1 |
 |
| Gambar 2.4 Rangkaian J-K flip flop dan D flip-flop |
 |
| Gambar 2.5 Rangkaian J-K flip flop dan D flip-flop |
4. Prinsip Kerja Rangkaian [kembali]
A. Percobaan 1 J-K Flip-Flop dan D Flip-Flop
Pada percobaan menggunakan IC 74LS112 (J-K Flip-Flop) dan IC 7474 (D Flip-Flop). Input dihubungkan ke B0 sampai B6, sedangkan output Q dan Q' dihubungkan ke H3, H4, H6, dan H7. Dalam rangkaian J-K flip-flop, kaki R terhubung ke B0, kaki S ke B1, kaki J ke B2, kaki CLK ke B3, kaki K ke B4, kaki Q ke H7, dan kaki Q' ke H6. Pada rangkaian D flip-flop, kaki D dihubungkan ke B5, kaki CLK ke B6, kaki Q ke H4, dan kaki Q' ke H3.
Selama percobaan digunakan variasi input dan output, yang dimana dengan S dan R yang bersifat active low, artinya aktif saat bernilai logika 0. Ketika S aktif, Q akan bernilai 1, begitu pula R akan membuat Q' bernilai 1. Jika S dan R tidak aktif, output tergantung pada kaki J, K, dan CLK pada J-K flip-flop, serta D dan CLK pada D flip-flop.
5. Video Percobaan [kembali]
6. Analisa [kembali]
1. Analisa Input dan output pada masing masing kondisi, buatkan prosesnya menggunakan rangkaian dalam masing-masing flip-flop ?
jawab :
Komentar
Posting Komentar