Laporan Akhir 2
1. Jurnal [kembali]
![]() |
| Jurnal Percobaan 2 |
![]() |
| Jurnal Percobaan 2 |
2. Alat dan bahan [kembali]
Alat dan Bahan yang digunakan pada percobaan 1 Gerbang Logika Dasar :
- Ground
- Logic Probe.

Logic Probe
Logic Probe digunakan untuk menunjukkan hasil output. - Switch SPDT.

Switch SPDT - VCC.

vcc - Gerbang Logika NOT.

Gerbang Logika NOT
Gerbang NOT merupakan gerbang di mana keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan ,maka transistor akan jenuh dan keluaran akan bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol. - Gerbang Logika AND

Gerbang Logika AND
Gerbang AND merupakan gerbang logika menggunakan operasi perkalian. Bisa dilihat diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol - Gerbang Logika OR

Gerbang Logika OR
Gerbang OR adalah gerbang logika yang menggunakan operasi penjumlahan. Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0. Bila dilihat dari rangkaian dasarnya maka didapat tabel kebenaran seperti di atas. Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih inputbernilai 1 maka output akan bernilai 1. - Gerbang Logika XOR

Gerbang Logika XOR
Gerbang X-OR merupakan gerbang OR atau gerbang logika yang menggunakan operasi penjumlahan yang bersifat exlusif, di mana jika jumlah inputnya bernilai ganjil maka outputnya akan berlogika 1 sebaliknya jika inputnya bernilai genap maka outputnya akan berlogika 0.
4. Prinsip Kerja Rangkaian [kembali]
Pada percobaan 2 menggunakan 3 gerbang logika yaitu :
- Gerbang Logika AND
Gerbang AND merupakan gerbang logika menggunakan operasi perkalian. Bisa dilihat diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol - Gerbang Logika OR
Gerbang OR adalah gerbang logika yang menggunakan operasi penjumlahan. Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0. Bila dilihat dari rangkaian dasarnya maka didapat tabel kebenaran seperti di atas. Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input bernilai 1 maka output akan bernilai 1. - Gerbang Logika XOR
Gerbang X-OR merupakan gerbang OR atau gerbang logika yang menggunakan operasi penjumlahan yang bersifat exlusif, di mana jika jumlah inputnya bernilai ganjil maka outputnya akan berlogika 1 sebaliknya jika inputnya bernilai genap maka outputnya akan berlogika 0. - Gerbang Logika NOT.
Gerbang NOT merupakan gerbang di mana keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan ,maka transistor akan jenuh dan keluaran akan bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.
5. Video Percobaan [kembali]
6. Analisa [kembali]
![]() |
| Data Perhitungan Percobaan 2 |
![]() |
| Analisa Percobaan 2 |
1. Analisa masing masing output H1 dan H2 ketika variasi A, B, C, dan D
Jawab :
Berdasarkan data percobaan yang telah dilakukan pada praktikum yang sesuai dengan jurnal, diperoleh untuk output H1 dan H2 dipengaruhi oleh kombinasi input A, B, C, dan D. Dapat dilihat pada rangkaian percobaan 2. Untuk input A,B,C,D yang divariasikan akan memiliki output yang berbeda atau sama.
Pada rangkaian H1 untuk inputnya dihubungkan ke gerbang logika XOR yaitu B dan D dan input yang dihubungkan ke gerbang logika XOR dan input yang dihubungkan ke gerbang logikaAND yaitu A,C',D dan dari masing-masing output kedua gerbang logika ini akan menjadi input bagi gerbang logika OR yang mana outputnya adalah H1. Sedangkan untuk rangkaian H2 untuk inputnya dihubungkan ke gerbang logika XOR yaitu B dan D dan input yang dihubungkan ke gerbang logika AND yaitu A,B',C dan dari masing-masing output kedua gerbang logika ini akan menjadi input bagi gerbang logika OR yang mana outputnya adalah H2
Salah satu contohnya yaitu pada input B=0, D=1, A=1, C=1, Pada rangkaian H1 dengan 2 input B=0 dan D=1 dan input yang dihubungkan ke gerbang logika XOR menghasilkan output yaitu bernilai 1 dan 3 input A=1, C'=0 dan D=1 dan input yang dihubungkan ke gerbang logika AND menghasilkan output bernilai 1. Output dari kedua gerbang logika ini akan menjadi input bagi gerbang logika OR yang menghasilkan output bernilai 1.
Pada rangkaian H2 dengan 2 input B=0 dan D=1 dan input yang dihubungkan ke gerbang logika XOR menghasilkan output yaitu bernilai 1 dan 3 input A=1, B'=1 dan D=1 dan input yang dihubungkan ke gerbang logika AND menghasilkan output bernilai 0. Output dari kedua gerbang logika ini akan menjadi input bagi gerbang logika OR yang menghasilkan output bernilai 1.
Hal ini sesuai dengan prinsip dasar dari ketiga gerbang logika ini yaitu untuk gerbang XOR yaitu gerbang logika yang menggunakan operasi penjumlahan yang bersifat exlusif, di mana jika jumlah inputnya bernilai ganjil maka outputnya akan berlogika 1 sebaliknya jika inputnya bernilai genap maka outputnya akan berlogika 0. Gerbang AND yaitu gerbang logika menggunakan operasi perkalian. Bisa dilihat diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai 0. dan untuk gerbang OR yaitu gerbang logika yang menggunakan operasi penjumlahan. Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0. Bila dilihat dari rangkaian dasarnya maka didapat tabel kebenaran seperti di atas. Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input bernilai 1 maka output akan bernilai 1.
2. Lakukan perhitungan output menggunakan persamaan H1 dan H2 yang ada pada modul dan bandingkan dengan hasil percobaan.
Jawab :
Perhitungan output dengan menggunakan Persamaan H1 dan H2
Dari modul percobaan diberikan fungsi :
AB'C'D + ABC'D + ABD' + A'BD' + A'B'C'D + A'B'CD + AB'CD
Dengan menggunakan Peta Karnaugh dan aljabar Boolean fungsi di atas dapat disederhanakan menjadi
H = B'D + BD' + AC'D & H = B'D + BD' + ABC'
H₁ = B'D + BD' + AC'D & H₂ = B'D + BD' + ABC'
Maka untuk perhitungan data percobaan, diberikan input sebagai berikut :
1. A=0, B=0, C=0, D=0
H₁ = (1·0) + (0·1) + (0·1·0) = 0
H₂ = (1·0) + (0·1) + (0·0·1) = 0
H = 0
2. A=1, B=0, C=0, D=0
H₁ = (1·0) + (0·1) + (1·1·0) = 0
H₂ = (1·0) + (0·1) + (1·0·1) = 0
H = 0
3. A=0, B=1, C=0, D=0
H₁ = (0·0) + (1·1) + (0·1·0) = 1
H₂ = (0·0) + (1·1) + (0·1·1) = 1
H = 1
4. A=1, B=1, C=0, D=0
H₁ = (0·0) + (1·1) + (1·1·0) = 1
H₂ = (0·0) + (1·1) + (1·1·1) = 1
H = 1
5. A=0, B=0, C=1, D=0
H₁ = (1·0) + (0·1) + (0·0·0) = 0
H₂ = (1·0) + (0·1) + (0·0·0) = 0
H = 0
6. A=1, B=0, C=1, D=0
H₁ = (1·0) + (0·1) + (1·0·0) = 0
H₂ = (1·0) + (0·1) + (1·0·0) = 0
H = 0
7. A=0, B=1, C=1, D=0
H₁ = (0·0) + (1·1) + (0·0·0) = 1
H₂ = (0·0) + (1·1) + (0·1·0) = 1
H = 1
8. A=1, B=1, C=1, D=0
H₁ = (0·0) + (1·1) + (1·0·0) = 1
H₂ = (0·0) + (1·1) + (1·1·0) = 1
H = 1
9. A=0, B=0, C=0, D=1
H₁ = (1·1) + (0·0) + (0·1·1) = 1
H₂ = (1·1) + (0·0) + (0·0·1) = 1
H = 1
10. A=1, B=0, C=0, D=1
H₁ = (1·1) + (0·0) + (1·1·1) = 1
H₂ = (1·1) + (0·0) + (1·0·1) = 1
H = 1
11. A=0, B=1, C=0, D=1
H₁ = (0·1) + (1·0) + (0·1·1) = 0
H₂ = (0·1) + (1·0) + (0·1·1) = 0
H = 0
12. A=1, B=1, C=0, D=1
H₁ = (0·1) + (1·0) + (1·1·1) = 1
H₂ = (0·1) + (1·0) + (1·1·1) = 1
H = 1
13. A=0, B=0, C=1, D=1
H₁ = (1·1) + (0·0) + (0·0·1) = 1
H₂ = (1·1) + (0·0) + (0·0·0) = 1
H = 1
14. A=1, B=0, C=1, D=1
H₁ = (1·1) + (0·0) + (1·0·1) = 1
H₂ = (1·1) + (0·0) + (1·0·0) = 1
H = 1
15. A = 0, B = 1, C = 1, D = 1
H₁ = (0.1) + (1.0) + (0.0.1) = 0
H₂ = (0.1) + (1.0) + (0.1.0) = 0
H = 0
16. A = 1, B = 1, C = 1, D = 1
H₁ = (0.1) + (1.0) + (1.0.1) = 0
H₂ = (0.1) + (1.0) + (1.1.0) = 0
H = 0
Berdasarkan hasil perhitungan output menggunakan persamaan H1 dan H2 memiliki hasil yang sama dengan hasil percobaan 2 yang dilakukan. Hal ini membuktikan bahwa hasil perhitungan yang menggunakan persamaan dan percobaan menghasilkan output yang sama sesuai dengan teori dan prinsip kerja gerbang logika dan rangkaian yang telah dipelajari sebelumnya. Karena diagram blok dari rangkaiana tersebut menyatakan 2 bentuk ekivalen dari persamaan dan rangkaian yang ditentukan.







Komentar
Posting Komentar