Laporan Akhir 2
1. Jurnal [kembali]
2. Alat dan bahan [kembali]
Alat dan Bahan yang digunakan pada percobaan 1 Flip- :
![]() |
| Gambar 2.1 Module D'Lorenzo |
![]() |
| Gambar 2.2 Jumper |
- Panel DL 2203D
- Panel DL 2203S
- Jumper
- Clock

Clock - Logic Probe.

Logic Probe
Logic Probe digunakan untuk menunjukkan hasil output. - Switch SPDT.

Switch SPDT - VCC.

vcc
4. Prinsip Kerja Rangkaian [kembali]
A. Percobaan 2 T Flip-Flop dan Aplikasinya
Pada percobaan ini digunakan IC 74LS112, yang merupakan salah satu jenis IC J-K Flip-Flop. IC ini dipilih karena T flip-flop dapat dibentuk dari J-K flip-flop dengan menggabungkan kedua inputnya menjadi satu. Dalam rangkaian, input berasal dari B0 yang terhubung ke pin R, B1 terhubung ke pin S, dan B2 terhubung ke pin CLK, sementara outputnya direpresentasikan oleh Q dan Q'. Pada T flip-flop, jika input T aktif dan terpengaruh oleh sinyal CLK, maka output akan berubah. Namun, jika input T tidak aktif, meskipun dipengaruhi oleh CLK, output tetap tidak berubah.
5. Video Percobaan [kembali]
7. Link Download [kembali]
Download Rangakaian simulasi disini
Download Video simulasi disini
[menuju awal]






Komentar
Posting Komentar